نام و نام خانوادگی:داود علی اکبری
عنوان پایان نامه: مطالعه، بررسی و بهبود عملکرد شیفت رجیستر ورودی سریال – خروجی سریال (SISO) ، در فناوری اتوماتای سلولی نقطه ای کوانتمی
رشته تحصیلی: مهندسی برق – الکترونیک
مقطع تحصیلی: کارشناسی ارشد ناپیوسته
استاد راهنما: دکتر عبدالحسین رضائی

چکیده:
فناوری آتوماتای سلولی نقطه ای کوانتمی (QCA) ، یکی از فناوری های در مقیاس نانو است که به عنوان یک جایگزین ممکن برای فناوری های مبتنی بر ترانزیستور، نظیر CMOS ، معرفی شده است. فناوری های مبتنی بر CMOS ، در مقیاس نانو، با چالش های جدی نظیر اثرات کانال کوتاه، تغییرات ناخالصی، اتلاف و نشت بالای توان و افزایش چگالی توان مواجه می باشند. فناوری آتوماتای سلولی نقطه ای کوانتمی (QCA) ، نسبت به فناوری CMOS ، دارای مزایای بسیاری از قبیل سرعت بالا، مساحت کم و توان مصرفی کم می باشد. کلیه مدارهای دیجیتال، با استفاده از فناوری QCA ، در مقیاس نانو قابل طراحی و پیاده سازی می باشند. یک ثبات یا رجیستر، مجموعه ای از فلیپ فلاپ ها )سلول های حافظه( است که می تواند اطلاعات دودویی را در خود نگه دارد. رجیستری که قادر است اطلاعات باینری ذخیره شده در خود را به سمت راست یا چپ انتقال دهد، شیفت رجیستر نامیده می شود. یکی از مهمترین مدارهای الکترونیکی، شیفت رجیستر می باشد. در این پایان نامه در ابتدا یک فلیپ فلاپ نوع D (D-FF) ، طراحی شده است. با استفاده از این فلیپ فلاپ جدید، دو مدار شیفت رجیستر ورودی سریال- خروجی سریال (SISO) سه بیتی و شیفت رجیستر ورودی موازی-خروجی موازی (PIPO) سه بیتی، طراحی شده است. کلیه مدارهای پیشنهادی با استفاده از ابزار نرم افزاری
CADesigner نسخه 3 / 0 / 2 ، شبیه سازی شده اند. نتایج شبیه سازی نشان می دهد که ساختار فلیپ فلاپ پیشنهادی دارای ۲۹ سلول، 02 / 0 میکرومتر مربع مساحت و 5 / 0 پالس ساعت تاخیر می باشد.
ساختار شیفت رجیستر ورودی سریال-خروجی سریال (SISO) دارای ۱۰۵ سلول، 07 / 0 میکرومتر مربع مساحت و 5 / 0 پالس ساعت تاخیر می باشد. ساختار شیفت رجیستر ورودی موازی-خروجی موازی (PIPO) دارای 9۵ سلول، 07 / 0 میکرومتر مربع مساحت و 5 / 0 پالس ساعت تاخیر می باشد. نتایج مقایسه ساختار پیشنهادی برای مدار فلیپ فلاپ با تحقیقات قبلی نشان می دهد که در این ساختار، مساحت، تاخیر و هزینه به ترتیب 3 / 33 درصد، 3 / 33 درصد و 5 / 55 درصد نسبت به آخرین طرح ارائه شده، کاهش یافته است. در ساختار پیشنهادی برای شیفت رجیستر ورودی سریال-خروجی سریال مساحت، تاخیر و هزینه به ترتیب 50 درصد، 8 / 81 درصد و 9 / 90 درصد نسبت به آخرین طرح ارائه شده، کاهش یافته است. در ساختار پیشنهادی برای شیفت رجیستر ورودی موازی-خروجی موازی، تعداد سلول، مساحت، تاخیر و هزینه به ترتیب 39 / 17 درصد، 30 درصد، 3 / 33 درصد و 3 / 53 درصد نسبت به آخرین طرح ارائه شده کاهش یافته است.
کلیدواژه: آتوماتای سلولی نقطه ای کوانتمی، فناوری نانو، فلیپ فلاپ نوع دی (D-FF) ، شیفت رجیستر ورودی سریال-خروجی سریال (SISO) ، شیفت رجیستر ورودی موازی-خروجی موازی

تاریخ دفاع: زمستان 1398